Project

General

Profile

Versión 2.0

over 8 years late (08/18/2016)

Diseño y desarrollo de JARS con comunicación Ethernet-UDP

99%

109 issues   (95 closed — 14 open)

Time tracking
Estimated time 299.00 hours
Spent time 38.00 hours
Issues by
Task

95/101
Milestone

0/8
Related issues
Task #101: Crear los milestones y issues (tareas) del plan de trabajo con fecha de inicio y de fin
Task #129: Revisar hardware del bloque de transferencia JARS 1.0
Task #130: Revisar firmware del bloque de transferencia JARS 1.0
Task #145: Revisar hardware del bloque de control JARS 1.0
Task #146: Revisar firmware del bloque de programación JARS 1.0
Task #147: Revisar hardware del bloque de programación JARS 1.0
Task #148: Revisar firmware del bloque de control JARS 1.0
Task #149: Revisar hardware de tarjetas de adquisición JARS 1.0
Task #150: Revisar hardware de tarjetas de adquisición JARS 2.0
Task #151: Revisar configuración del sistema JARS 1.0
Task #152: Revisar protocolo de comunicación LVDS en FPGA
Task #153: Revisar protocolo de comunicación UDP en FPGA
Task #154: Revisar comandos de configuración y adquisición por UDP
Task #157: Implementar firmware del bloque de transferencia
Task #158: Implementar protocolo entre FPGA's de transferencia y control
Task #159: Integrar firmware del bloque de transferencia y protocolo LVDS
Task #160: Implementar comunicación UDP en FPGA
Task #161: Implementar firmware del bloque de control
Task #162: Integrar firmware del bloque de control, UDP y LVDS
Task #163: Implementar firmware del bloque de programación
Task #164: Implementar protocolo entre FPGA's de programación y control
Task #165: Integrar firmware del bloque de programación y LVDS
Task #166: Seleccionar componentes
Task #167: Listar componentes de la versión final
Task #168: Diseñar circuito esquemático de la tarjeta Bus
Task #169: Diseñar routing de la tarjeta Bus
Task #172: Elaborar tarjetas y soldar componentes de la tarjeta prototipo de Bus
Task #173: Definir metodología de test del sistema
Task #174: Implementar testbench del firmware de transferencia
Task #175: Implementar testbench de protocolo LVDS (transferencia y control)
Task #176: Implementar testbench total del bloque de transferencia
Task #177: Implementar testbench del protocolo UDP (comandos)
Task #178: Implementar testbench del firmware de control
Task #179: Implementar testbench total del bloque de control
Task #180: Implementar testbench del firmware de programación
Task #181: Implementar testbench de protocolo LVDS (programación y control)
Task #183: Implementar testbench total del bloque de programación
Task #192: Implementar testbench general para configuración y adquisición del sistema
Task #195: Ejecutar testbench general y corregir errores
Task #196: Preparar tests para las tarjetas electrónicas
Task #197: Ejecutar tests y corregir posibles errores
Task #198: Pruebas del desempeño y caracterización del sistema
Task #203: Diseñar comandos de configuración y adquisición
Task #204: Implementar aplicación de configuración
Task #205: Implementar aplicación de adquisición
Task #206: Integrar aplicación de configuración y adquisición
Task #208: Definir requerimientos y consideraciones del sistema
Task #209: Definir propuesta de solución (desarrollo de tarjeta propia)
Task #210: Definir esquema general del sistema
Task #211: Definir características y función de los bloques del sistema
Task #411: Diseñar esquema y routing de la versión final de la tarjeta Bus
Task #412: Diseñar esquema y routing de la versión final de la tarjeta de adquisición
Task #415: Implementar protocolo entre FPGA de Transferencia y Control
Task #514: Revisión de circuito impreso prototipo_bus_board del proyecto JARS2.0
Task #530: Tarjeta de bus prototipo:Mover señales de RESET_T, GWIN y GSYNC a los pines 29, 30 y 32 del FPGA y colocar un header de 2x5 conectado a los pines 33, 34, 35, 39 y 40 para uso general. También colocar leds por medio de transistores, podrían ser dos o tres.
Task #531: Tarjeta de bus prototipo: Añadir dos condensadores 0603 de 10nF en cada esquina del FPGA conectados a VCCIO, también añadir un condensador 0603 de 10nF en cada pin de VCCINT.
Task #532: Tarjeta de bus prototipo: Mover todo el circuito de clock hacia la capa Top, hay espacio para ponerlo por encima y de esta forma el clock no viaja por las capas.
Task #543: Modificación de la tarjeta clock driver
Task #933: Manual técnico del prototipo funcional
Task #934: FPGA de Control: Envío de varios paquetes por perfil
Task #935: Recepción de varios paquetes por perfil
Task #966: Test de recepción de varios paquetes por perfil
Task #967: Test de adquisición para envío de varios IPP's
Task #968: Diseño y ruteo de tarjeta switch power de 5V
Task #969: FPGA de Control: Modificación para envío de varios IPP's
Task #982: Actualización del firmware de Control
Task #983: Modificación del software para permitir mayores tiempos de almacenamiento de bloques
Task #984: Test de adquisición de modificación del software de adquisición
Task #987: Recepción de varios IPP's
Task #994: Revisión y corrección de tarjetas de Adquisición y Bus
Task #995: Solicitud de compras de componentes y accesorios para ensamblaje JARS
Task #1022: Modificación del software en python para funcionamiento en Linux
Task #1035: Inclusión de Power-On-Reset (POR) en la tarjeta Bus
Task #1040: Adaptación del software de adquisición C++ en Linux
Task #1064: Redacción de paper CONEIMERA
Task #1066: Solicitud de compras para tarjeta de programación FPGA
Task #1078: Corrección en ruteado de señales críticas en tarjetas Bus y Adquisición
Task #1079: Redacción abstract E-CON UNI
Task #1080: Adquisición de 08 canales a 2MHz
Task #1128: Exposición de paper en CONEIMERA
Task #1129: Redacción de paper E-CON UNI
Task #1163: Corrección de paper para E-CON UNI
Task #1164: Creación de archivos gerber para fabricación de PCBs
Task #1181: Preparación y exposición de paper para ECON UNI
Task #1282: Ensamblado de tarjeta Bus versión final
Task #1283: Pruebas y ajustes de versión final
Task #1285: Implementar testbench general de versión final
Task #1286: Implementar firmware de transferencia versión final
Task #1287: Implementar firmware de programación versión final
Task #1288: Implementar firmware de control versión final
Task #1289: Manual técnico del prototipo final
Task #1300: Implementar testbench de transferencia versión final
Task #1301: Implementar testbench de programación versión final
Task #1302: Implementar testbench de control versión final
Task #1358: Fabricación y ensamblado de tarjeta para programación de FPGA
Task #1359: Ensamblado de tarjeta clock driver
Task #1360: Ensamblado de tarjetas de adquisición versión final
Task #1421: Adaptación del formato de datos usando la librería digital_rf
Task #1422: Subsistema de interfaz de configuración ethernet
Task #1460: Modificación de fw de transferencia para adquisición con ventana continua (100% WINDOW)
Task #1571: Presentación JARS para charla de practicantes
Milestone #123: ESTUDIOS PREVIOS
Milestone #124: DESCRIPCION DE HARDWARE
Milestone #126: HARDWARE
Milestone #127: TEST DE DESCRIPCIÓN Y VERIFICACIÓN DE HARDWARE (TESTBENCH)
Milestone #128: PRUEBAS DE DISEÑO
Milestone #202: SOFTWARE
Milestone #207: PLAN DE TRABAJO
Milestone #932: DOCUMENTACIÓN Y PRESENTACIÓN