Task #484
Updated by Jose Chavez over 8 years ago
# Circuito 2: *Payload* - Generación de señal de potencia
## Herramienta de Diseño de Software
**Eagle 5.11**
## Funcionalidad
La tarjeta forma parte del prototipo de transmisor 2.0, el cual consta de **dos tarjetas** comunicadas entre sí mediante un bus *stackeable*, basado en el estándar PC/104, utilizado ampliamente en *cubesats*. Se consideró además la compatibilidad de las tarjetas con la [[Motherboard](http://cubesatkit.com/docs/datasheet/DS_CSK_MB_710-00484-D.pdf)] que se adquirirá.
La tarjeta consta de 4 capas distribuidas en la forma Signal, GND, VDD, Signal y ha sido diseñada para que la implementación sea realizada por **SpeedyCircuits** (Taiwán)
La tarjeta se ha dividido en dos etapas: Modulación y Amplificación.
### Modulación
Esta etapa recibe las señales RF generadas en el Circuito 1 y consta de un *splitter* que desfasa la señal a 180° en una de sus dos salidas. Dichas señales son enviadas al interruptor analógico SA630, el cual, a partir de la codificación enviada por parte de la etapa de control del circuito 1, elige entre transmitir la señal en fase o la desfasada realizando así la modulación BPSK.
### Amplificación
Esta etapa se encarga de dar potencia a la señal modulada para su transmisión. Se utilizan dos amplificadores:
* Amplificador Variable: Este amplificador es de ganancia variable y es configurado por la etapa de control del Circuito 1.
* Amplificador de potencia: Este amplificador posee una ganancia fija de 13dB aproximadamente y una salida máxima de 31dBm, requerida por condición del proyecto. Esta etapa de amplificación requiere además redes de *matcheo* de impedancias, diseñadas en el presente circuito
### Consideraciones adicionales:
* La tarjeta recibe señales de RF mediante conectores especiales *board to board*. Para mayor información revisar la web de [[amphenol](http://www.amphenolrf.com/rf-board-to-board-connectors)] y la web de [[digikey](http://www.digikey.com/en/product-highlight/a/amphenol-rf-division/board-to-board-rf-connector-solutions)]. El *bullet* utilizado es [[ARF2472-ND](http://www.digikey.com/product-detail/en/PSMP-FSBA-1042/ARF2472-ND/5804592)], calculado para *spacers* de 15mm.
* Para conocer el componente que se está utilizando revisar el atributo **DIGIKEY-PART** del mismo.
* Las capacidades del fabricante son las siguientes
* Ancho mínimo: 1.5 mils
* Grosor mínimo del dieléctrico: 2 mils
* Tamaño mínimo del drill: 3mils mecánico, 2mils láser
* Es preciso mencionar que las pistas de señales se encuentran *matcheadas* a 50 Ohm.
## Entradas
Entradas CMOS estándar manipuladas por el microcontrolador del Circuito 1.
Entradas RF filtradas de 150MHz y 400MHz
## Salidas
| | Señal 1 | Señal 2 |
|:----------:|:----------:|:-----------:|
| Frecuencia | 150MHz | 400MHz |
| Potencia (50 Ohm) | 30dBm | 30dBm |
| Impedancia | 50 | 50 |
| Nivel DC | 0v | 0v |
## Diagrama de bloques
## Archivo esquemático y board
Esquemático: http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.sch (http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.sch)
Board: http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.brd (http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.brd)
## Herramienta de Diseño de Software
**Eagle 5.11**
## Funcionalidad
La tarjeta forma parte del prototipo de transmisor 2.0, el cual consta de **dos tarjetas** comunicadas entre sí mediante un bus *stackeable*, basado en el estándar PC/104, utilizado ampliamente en *cubesats*. Se consideró además la compatibilidad de las tarjetas con la [[Motherboard](http://cubesatkit.com/docs/datasheet/DS_CSK_MB_710-00484-D.pdf)] que se adquirirá.
La tarjeta consta de 4 capas distribuidas en la forma Signal, GND, VDD, Signal y ha sido diseñada para que la implementación sea realizada por **SpeedyCircuits** (Taiwán)
La tarjeta se ha dividido en dos etapas: Modulación y Amplificación.
### Modulación
Esta etapa recibe las señales RF generadas en el Circuito 1 y consta de un *splitter* que desfasa la señal a 180° en una de sus dos salidas. Dichas señales son enviadas al interruptor analógico SA630, el cual, a partir de la codificación enviada por parte de la etapa de control del circuito 1, elige entre transmitir la señal en fase o la desfasada realizando así la modulación BPSK.
### Amplificación
Esta etapa se encarga de dar potencia a la señal modulada para su transmisión. Se utilizan dos amplificadores:
* Amplificador Variable: Este amplificador es de ganancia variable y es configurado por la etapa de control del Circuito 1.
* Amplificador de potencia: Este amplificador posee una ganancia fija de 13dB aproximadamente y una salida máxima de 31dBm, requerida por condición del proyecto. Esta etapa de amplificación requiere además redes de *matcheo* de impedancias, diseñadas en el presente circuito
### Consideraciones adicionales:
* La tarjeta recibe señales de RF mediante conectores especiales *board to board*. Para mayor información revisar la web de [[amphenol](http://www.amphenolrf.com/rf-board-to-board-connectors)] y la web de [[digikey](http://www.digikey.com/en/product-highlight/a/amphenol-rf-division/board-to-board-rf-connector-solutions)]. El *bullet* utilizado es [[ARF2472-ND](http://www.digikey.com/product-detail/en/PSMP-FSBA-1042/ARF2472-ND/5804592)], calculado para *spacers* de 15mm.
* Para conocer el componente que se está utilizando revisar el atributo **DIGIKEY-PART** del mismo.
* Las capacidades del fabricante son las siguientes
* Ancho mínimo: 1.5 mils
* Grosor mínimo del dieléctrico: 2 mils
* Tamaño mínimo del drill: 3mils mecánico, 2mils láser
* Es preciso mencionar que las pistas de señales se encuentran *matcheadas* a 50 Ohm.
## Entradas
Entradas CMOS estándar manipuladas por el microcontrolador del Circuito 1.
Entradas RF filtradas de 150MHz y 400MHz
## Salidas
| | Señal 1 | Señal 2 |
|:----------:|:----------:|:-----------:|
| Frecuencia | 150MHz | 400MHz |
| Potencia (50 Ohm) | 30dBm | 30dBm |
| Impedancia | 50 | 50 |
| Nivel DC | 0v | 0v |
## Diagrama de bloques
## Archivo esquemático y board
Esquemático: http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.sch (http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.sch)
Board: http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.brd (http://jro-dev.igp.gob.pe/svn/jro_hard/nanosats/TRUNK/HARDWARE/boards/Integrado/Eagle%205.0/power.brd)