IDI - Instrumentación de radares

• Se modifica testbench de FPGA de Transferencia con la lógica del circuito de la tarjeta de adquisición, y se agregan latencias para la simulación en Post-route.

03/12/19 Se creó el waveform para simulación del FPGA de Programación de las señales de entrada y salida, para verificar los tiempos de las señales de control que realizan la programación de los AD6620, si ocurren problemas en el cambio adecuado de sus estados.
04/12/19 Se realizó la simulación en Post-route y se observó un comportamiento inadecuado en la señal RST[10:0] y CSN[10:0] al momento de realizar la programación de los receptores digitales. Al encontrarse en un proceso combinatorio estas señales pueden generar glitches, por lo que se cambio la lógica a sincronizada con GCLK, y se corrige este bug y se consigue adquirir 8 canales aunque no es estable.
En las graficas se adjunta la simulación, antes de la corrección en Behavioral y post-route, y luego de la corrección en post-route.

Aun se deben realizar más correcciones porque se observa glitches en CSN[10:0]