Project

General

Profile

Task #162

Milestone #124: DESCRIPCION DE HARDWARE

Integrar firmware del bloque de control, UDP y LVDS

Added by John Rojas over 8 years ago. Updated about 7 years ago.

Status:
Closed
Priority:
Normal
Assignee:
John Rojas
Target version:
Versión 2.0
Start date:
11/02/2015
Due date:
03/23/2016
% Done:

100%

History

#1 Updated by John Rojas over 8 years ago

  • Subject changed from Integrar firmware del bloque de control y comunicación UDP to Integrar firmware del bloque de control, UDP y LVDS

#2 Updated by John Rojas over 8 years ago

  • Status changed from New to In progress

#3 Updated by John Rojas over 8 years ago

  • Due date set to 12/13/2015
  • Start date changed from 10/28/2015 to 11/30/2015

#4 Updated by Joaquín Verástegui over 8 years ago

  • Target version set to Versión 2.0

#5 Updated by John Rojas over 8 years ago

  • Due date changed from 12/13/2015 to 11/29/2015
  • Start date changed from 11/30/2015 to 11/02/2015
  • % Done changed from 0 to 30

#6 Updated by John Rojas over 8 years ago

  • Due date changed from 11/29/2015 to 12/13/2015

#7 Updated by John Rojas over 8 years ago

  • % Done changed from 30 to 50

#8 Updated by John Rojas over 8 years ago

  • Due date changed from 12/13/2015 to 01/25/2016
  • % Done changed from 50 to 70
  • 25/01/16: Se integro los bloques de control - UDP - LVDS para la recepción e interpretación de los comandos enviados desde la aplicación de PC. También se adquieren paquetes de datos de prueba. Faltaría terminar de implementar el bloque para recibir los datos del FPGA de Transferencia.

#9 Updated by John Rojas over 8 years ago

  • Due date changed from 01/25/2016 to 02/18/2016
  • % Done changed from 70 to 80

#10 Updated by John Rojas over 8 years ago

  • 10/02/2016: Se evaluaron los comandos reset, alimentación de canales y habilitación/deshabilitación de adquisición usando el módulo SP601. Faltaría adaptar el bloque de transferencia y terminar de implementar el comando en FPGA que lee y escribe los coeficientes (Write Filter) en el AD6620.

#11 Updated by John Rojas over 8 years ago

  • % Done changed from 80 to 90

#12 Updated by John Rojas about 8 years ago

  • Due date changed from 02/18/2016 to 03/23/2016
  • % Done changed from 90 to 100
  • 23/03/2016: Se realizó la integración de las interfaces LVDS y UDP en el FPGA de Control. Inicialmente se envían los datos por paquetes solicitados por la aplicación. Posteriormente se puede modificar para enviar los datos de forma continua.

#13 Updated by John Rojas about 8 years ago

  • Status changed from In progress to Resolved

#14 Updated by John Rojas about 7 years ago

  • Status changed from Resolved to Closed

Also available in: Atom PDF