Project

General

Profile

Task #1283

Milestone #128: PRUEBAS DE DISEÑO

Pruebas y ajustes de versión final

Added by John Rojas over 6 years ago. Updated over 5 years ago.

Status:
In progress
Priority:
Normal
Assignee:
John Rojas
Target version:
Versión 2.0
Start date:
06/04/2018
Due date:
12/20/2018
% Done:

80%

Related issues

Follows Task #1282: Ensamblado de tarjeta Bus versión final Closed 04/09/2018 05/31/2018
Precedes Task #1289: Manual técnico del prototipo final In progress 12/24/2018 01/31/2019

History

#1 Updated by John Rojas over 6 years ago

  • Due date set to 05/10/2018
  • Start date set to 05/01/2018

#2 Updated by Juan Carlos Espinoza about 6 years ago

  • Follows Task #1282: Ensamblado de tarjeta Bus versión final added

#3 Updated by John Rojas about 6 years ago

  • Precedes Task #1289: Manual técnico del prototipo final added

#4 Updated by John Rojas about 6 years ago

  • Precedes deleted (Task #1289: Manual técnico del prototipo final)

#5 Updated by John Rojas about 6 years ago

  • Precedes Task #1289: Manual técnico del prototipo final added

#6 Updated by John Rojas almost 6 years ago

  • Due date changed from 06/13/2018 to 06/15/2018

#7 Updated by John Rojas almost 6 years ago

  • Status changed from New to In progress

-31/05: Pruebas iniciales: Energización de tarjeta Bus:
Consideraciones previas: -Sin programar FPGA's, -Sin conectar tarjeta de adquisición
Vin => 5.0V (Voltaje de entrada general 5V)
5V/1 => 5.0V (Voltaje de entrada del lado 1 de tarjetas receptoras)
5V/2 => 5.0V (Voltaje de entrada del lado 2 de tarjetas receptoras)
5V/P => 5.0V (Voltaje de entrada 5V para circuito del FPGA de programación)
3.3V/P => 3.307V (Voltaje de entrada 3.3V para circuito del FPGA de programación)
1.2V/P => 1.202V (Voltaje de entrada 1.2V del FPGA de programación)
5V/T => 4.999V (Voltaje de entrada 5V para circuito del FPGA de transferencia)
3.3V/T => 3.303V (Voltaje de entrada 3.3V para circuito del FPGA de transferencia)
1.2V/T => 1.204V (Voltaje de entrada 1.2V del FPGA de transferencia)

#8 Updated by John Rojas almost 6 years ago

  • % Done changed from 0 to 10

-31/05: Pruebas de adquisición con datos generados en tarjeta Bus. Se evaluó la implementación de los fw en los FPGA's de Transferencia y Programación.

#9 Updated by John Rojas almost 6 years ago

  • Due date changed from 06/15/2018 to 07/05/2018
  • % Done changed from 10 to 50

Pruebas de configuración y adquisición de datos con máxima capacidad de muestras. Se continuarán pruebas de acuerdo ajustes del firmware y software.

#10 Updated by John Rojas almost 6 years ago

  • Due date changed from 07/05/2018 to 07/26/2018
  • % Done changed from 50 to 80

04/07/18: Modificación del comando de adquisición de perfiles y muestras para aumentar el tamaño del buffer de recepción de 16384 a 4294967296 muestras.
05/07/18: Modificación de los firmware de los FPGAs de Programación y Transferencia para recibir y procesar los comandos MODE_OPERATION y SELECT_RXD.
06/07/18: Corrección de la clase JicaHeader para dar todos los permisos en la lectura, escritura y búsqueda de archivos.
10/07/18: Ajuste del FPGA de Programación para detectar secuencia de sincronismo antes de procesar comandos enviados por el FPGA de Control.

#11 Updated by John Rojas over 5 years ago

  • Due date changed from 07/26/2018 to 10/12/2018

#12 Updated by John Rojas over 5 years ago

  • Due date changed from 10/12/2018 to 12/20/2018

Also available in: Atom PDF