Task #1214
Milestone #1041: HARDWARE
Implementación de doble buffer en CPLD de Control
Start date:
12/11/2017
Due date:
12/28/2017
% Done:
100%
Estimated time:
16.00 h
History
#1
Updated by John Rojas about 7 years ago
Updated by - Due date changed from 12/14/2017 to 12/20/2017
- Status changed from New to In progress
- % Done changed from 0 to 90
- Corrección en el firmware de Control para incrementar la frecuencia de adquisición de receptores digitales usando mecanismo de buffer doble.
#2
Updated by John Rojas almost 7 years ago
- Due date changed from 12/20/2017 to 12/28/2017
- Status changed from In progress to Resolved
- % Done changed from 90 to 100
-28/12/2017
Alcance: Implementación de nuevo fw en CPLD de Control de JARS-JASMET. Se finaliza las modificaciones de fw para puesta en servicio con mayor ancho de banda de los receptores
Observación: No se llega alcanzar la adquisición de 4 canales a 4 MHz como se requería en CLAIRE.
#3
Updated by John Rojas almost 7 years ago
- Status changed from Resolved to Closed